借助嵌入式儀器除錯功能 SoC設計驗證事半功倍

作者: Brad Quinton
2012 年 10 月 18 日
SoC驗證工作可更省時省力。由於SoC整合的軟體、韌體、嵌入式處理器、GPU、記憶體控制器和周邊I/O愈來愈多,且設計日益複雜,導致驗證工作困難度激增。開發人員亟須借重整合軟、硬體的SoC系統設計驗證儀器,進一步提升除錯效率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

因應系統主控制器 PCI驅動程式撰寫大不同

2011 年 02 月 10 日

Altera/ARM攜手 SoC FPGA突破除錯瓶頸

2012 年 12 月 13 日

善用IP建置組塊 物聯網終端SoC開發快速達陣

2016 年 08 月 14 日

行動裝置需求爆發 LTE晶片商競推SoC方案

2012 年 12 月 03 日

採用Cortex-A53架構 64位元SoC FPGA問世

2013 年 10 月 30 日

ARM首款基於台積公司10奈米FinFET多核心測試晶片問世

2016 年 05 月 23 日
前一篇
凌華發表新款低功耗無風扇嵌入式電腦
下一篇
恩智浦安全微控制器獲EAL6+認證